# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Shinji OHUCHI et al.

Serial No.: [NEW]

Filed: May 11, 2001

Tiled. May 11, 2001

Attn: Applications Branch

Attorney Docket No.: OKI.234

SEMICONDUCTOR DEVICE, MANUFACTURING METHOD OF

SEMICONDUCTOR DEVICE, STACK TYPE SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD OF STACK TYPE SEMICONDUCTOR DEVICE

# **CLAIM OF PRIORITY**

Honorable Assistant Commissioner for Patents and Trademarks, Washington, D.C. 20231

Sir:

Applicants, in the above-identified application, hereby claim the priority date under the International Convention of the following Japanese application:

Appln. No. 2000-274813

filed September 11, 2000

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

JONES VOLENTINE, PLLC

Adam C. Volentine

Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150

Reston, Virginia 20191 Tel. (703) 715-0870

Fax. (703) 715-0877

Date: May 11, 2001

# 日本国特許庁

# PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 9月11日

出願番号

Application Number:

特願2000-274813


出 願 人 Applicant (s):

沖電気工業株式会社

2000年10月27日

特 許 庁 長 官 Commissioner, Patent Office





【書類名】

特許願

【整理番号】

KT000296

【提出日】

平成12年 9月11日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H01L 23/12

H01L 21/301

H01L 21/56

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

大内 伸仁

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

白石 靖

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

田中 康雄

【特許出願人】

【識別番号】

000000295

【氏名又は名称】 沖電気工業株式会社

【代理人】

【識別番号】

100095957

【弁理士】

【氏名又は名称】

亀谷 美明

【電話番号】

03-3226-6631

【選任した代理人】

【識別番号】

100096389

【弁理士】

【氏名又は名称】 金本 哲男

【電話番号】 03-3226-6631

【選任した代理人】

【識別番号】 100101557

【弁理士】

【氏名又は名称】 萩原 康司

【電話番号】 03-3226-6631

【選任した代理人】

【識別番号】 100096091

【弁理士】

【氏名又は名称】 井上 誠一

【電話番号】 03-3226-6631

【手数料の表示】

【予納台帳番号】 040224

【納付金額】 21,000円

【提出物件の目録】

【物件名】

【物件名】 明細書 1

【物件名】 図面 1

•

要約書 1

【包括委任状番号】 9707549

【包括委任状番号】 9707550

【包括委任状番号】 9707551

【包括委任状番号】 0001436

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 半導体装置、半導体装置の製造方法、スタック型半導体装置及びスタック型半導体装置の製造方法

# 【特許請求の範囲】

【請求項1】 回路形成面に複数の電極を有する半導体素子と、少なくとも前記回路形成面に形成され、その一端が前記電極と接続される配線と、前記配線と接続された突起電極と、前記突起電極の表面を露出させて前記半導体素子の回路形成面を封止する樹脂封止と、前記樹脂から露出している前記突起電極上の表面にボール電極が形成される半導体装置であって、

前記配線の一部は、さらに前記半導体素子の側面にも形成され、かつ、前記突 起電極は、前記突起電極の側面が前記半導体素子の側面に形成された前記配線と 略同一面上になるように形成されると共に、

前記ボール電極の少なくとも一部は,前記半導体素子側面の前記配線と電気的 に接続するように形成されており,及び,

前記半導体素子側面は,前記配線を露出させて樹脂封止されると共に,前記回路形成面の対向面は,前記半導体素子側面に形成された前記配線端面を含む全面が樹脂封止される,

ことを特徴とする半導体装置。

【請求項2】 回路形成面に複数の電極を有する半導体素子と、少なくとも前記回路形成面に形成され、その一端が前記電極と接続される配線と、前記配線と接続された突起電極と、前記突起電極の表面を露出させて前記半導体素子の回路形成面を封止する樹脂封止と、前記樹脂から露出している前記突起電極上の表面にボール電極が形成される半導体装置であって、

前記配線の一部は、さらに前記半導体素子の側面にも形成され、かつ、前記突起電極は、前記突起電極の側面が前記半導体素子の側面に形成された前記配線と略同一面上になるように形成されると共に、

前記ボール電極の少なくとも一部は,前記半導体素子側面の前記配線と電気的に接続するように形成されており,及び,

前記半導体素子側面は,前記配線を露出させて樹脂封止されると共に,前記回

路形成面の対向面は,前記半導体素子側面に形成された前記配線端面以外の面の みが樹脂封止される,

ことを特徴とする半導体装置。

【請求項3】 所定の回路が形成された複数の半導体素子の領域を有する半導体ウェハにおいて、前記半導体素子の回路形成面の境界領域に所定深さの略凹部溝を形成する工程と、

前記略凹部溝の側面及び前記回路形成面の所定領域に絶縁層を形成する工程と

前記略凹部溝内部の全表面を含む前記回路形成面の所定領域に配線を形成する 工程と,

前記配線が形成された略凹部溝内部を含む境界領域上に所定高さの突起電極を 形成する工程と,

前記突起電極の表面が露出するように、前記回路形成面を樹脂封止する工程と

前記半導体ウェハの前記回路形成面の対向面を研磨して,前記対向面から前記 略凹部溝を露出させる工程と,

前記露出した略凹部溝側面に形成される配線の端部を含む前記半導体ウェハの 前記回路形成面の対向面を全面樹脂封止する工程と,

前記突起電極上に,ボール電極を形成する工程と,

前記半導体ウェハを前記露出した略凹部溝に沿って切断し、その側面に前記ボール電極、前記突起電極及び前記配線が露出する、複数の半導体装置を形成する工程と、

前記分割された半導体装置を所定温度で熱処理して,前記突起電極上に形成されている前記ボール電極の一部を前記半導体素子側面の前記配線上に形成する工程と,

を有することを特徴とする半導体装置の製造方法。

【請求項4】 前記半導体ウェハの前記回路形成面の対向面の全面を樹脂封 止する工程と,前記突起電極上にボール電極を形成する工程との間には,

さらに、前記対向面から、前記露出した略凹部溝内に形成された樹脂を除去す

る工程と,

を有することを特徴とする請求項3に記載の半導体装置の製造方法

【請求項5】 前記対向面から,前記露出した略凹部溝内に形成された樹脂を除去する工程は,レーザを使用して前記樹脂を除去する工程である,

ことを特徴とする,請求項4に記載の半導体装置の製造方法。

【請求項6】 複数のボール電極を有する第2の半導体装置上に、その回路 形成面の対向面が接触面となるように前記請求項1あるいは請求項2に記載の半 導体装置が搭載されており、

前記請求項1あるいは請求項2に記載の半導体装置の突起電極及び前記半導体 装置側面の配線は、前記ボール電極を介して前記第2の半導体装置の電極と接続 されることを特徴とするスタック型半導体装置。

【請求項7】 前記第2の半導体装置上に搭載された前記請求項1あるいは 請求項2に記載の半導体装置上には、さらに、1又は2以上の前記請求項1ある いは請求項2に記載の半導体装置が搭載されており、

前記請求項1あるいは請求項2に記載の半導体装置の前記突起電極及び前記半 導体装置側面の配線は,互いに,前記ボール電極を介して接続される,

ことを特徴とする請求項6に記載のスタック型半導体装置。

【請求項8】 他の半導体装置と電気的に接続するためのボール電極を有する第2の半導体装置上に,前記第2の半導体装置の前記ボール電極と前記請求項1あるいは請求項2に記載の半導体装置の側面に形成された再配線が略同一位置となるように,その回路形成面の対向面を接触面として,前記請求項1あるいは請求項2に記載の半導体装置を積載する工程と,

前記請求項1あるいは請求項2に記載の半導体装置を積載した第2の半導体装置を所定温度で熱処理して、前記請求項1あるいは請求項2に記載の半導体装置の前記突起電極及び前記半導体装置の側面に形成された配線を、前記ボール電極を介して、前記第2の半導体装置と接続する工程と、

を有することを特徴とするスタック型半導体装置の製造方法。

【請求項9】 他の半導体装置と電気的に接続するためのボール電極を有する第2の半導体装置上に,前記第2の半導体装置の前記ボール電極と前記請求項

1 あるいは請求項2に記載の半導体装置の側面に形成された再配線が略同一位置 となるように、その回路形成面の対向面を接触面として、前記請求項1 あるいは 請求項2に記載の半導体装置を積載する工程と、

前記第2の半導体装置上に積載された前記請求項1あるいは請求項2に記載の 半導体装置上に, さらに, 前記請求項1あるいは請求項2に記載の半導体装置の 側面に形成された再配線が略同一位置となるように, その回路形成面の対向面を 接触面として, 1または2以上の前記請求項1あるいは請求項2に記載の半導体 装置を順次積載する工程と,

前記複数の請求項1あるいは請求項2に記載の半導体装置を積載した前記第2 の半導体装置を所定温度で熱処理して,前記請求項1あるいは請求項2に記載の 半導体装置の前記突起電極及び前記半導体装置の側面に形成された配線を,ボー ル電極を介して,前記第2の半導体装置及び前記請求項1あるいは請求項2に記載の半導体装置を相互に接続する工程と,

を有することを特徴とするスタック型半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置、半導体装置の製造方法、スタック型半導体装置及びスタック型半導体装置の製造方法に関する。

[0002]

【従来の技術】

近年においては、携帯型電子機器の急速な普及に伴って、携帯型機器に搭載される樹脂封止型半導体装置も薄型、小型、軽量のものが要求されている。かかる要求に応えるため、チップサイズパッケージと称される高密度実装用の半導体装置が開発されている。

[0003]

かかるチップサイズパッケージの構成を、図21及び図22を参照しながら説明する。なお、図21は、従来の半導体装置の構造を示す断面図である。図22 は、従来の半導体装置の構造を示す上面図である。

# [0004]

従来の半導体装置は、図21及び図22に示すように、半導体素子601上に例えばA1電極からなる電極パッド606が形成され、電極パッド606に電気的に接続するようにCu再配線604が形成される。さらに、このCu再配線604は、例えば約100μm高さのCuポスト(突起電極)602と電気的に接続される。半導体素子601及びCuポスト602は樹脂605により封止されており、Cuポスト602の表面は露出している。この露出したCuポスト602の表面には、はんだボール603などの金属電極(ボール電極)が形成されている。

# [0005]

かかる従来の半導体装置の製造方法を図23及び図24に基づいて説明する。 なお、図23は、従来の半導体装置の製造方法を説明するための工程断面図であ る。図24は、従来の半導体装置の製造方法を説明するための工程断面図である

# [0006]

まず、図23(a)に示すように、半導体素子601上に電極パッドを606 を形成し、さらに電極パッド606を含む半導体素子601上に、酸化膜613 、絶縁層610を形成する。さらに、所定のエッチング法により、電極パッド606上の酸化膜613、絶縁層610を除去して開口部614を形成する。

# [0007]

次いで、図23(b)に示すように、電極パッド606の開口部614を含む 絶縁層610全表面に金属膜612を形成する。次いで、図23(c)に示すよ うに、金属膜612上に、例えばCu再配線604を形成する。さらに、図23 (d)に示すように、絶縁層610上に形成されたCu再配線604上の所定位 置に、Cuポスト602を形成する。その後、図23(e)に示すように、不要 な金属膜612を除去する。

#### [0008]

このようにして形成されたCuポスト602は、図24(a)に示すように、 半導体素子601上に、所定間隔で複数のCuポスト602が形成されている。 [0009]

さらに、図24(b)に示すように、半導体素子601上に形成されたCuポスト602の全面を覆うように樹脂605により封止される。さらに、図24(c)に示すように、研磨剤607により樹脂605の表面を研磨して、Cuポスト602の表面を露出させる。

[0010]

次いで、図24(d)に示すように、露出した各Cuポスト602表面上に半田ボール603を形成して端子を形成する。さらに、図24(e)に示すように、切断刃608により、半導体ウェハを切断部609で切断して、個片化する。

[0011]

このように、従来においては、複数の半導体素子601が形成されている半導体ウエハをウェハの状態で処理してから、ダイシングより半導体ウェハが個片化されて、複数の半導体装置が作製される。このように作製された半導体装置は、半導体素子601に極めて大きさが近いものとなる。

[0012]

かかる従来の半導体装置で高密度実装を実現するためには、図25に示すように、他の半導体装置の同一平面上に複数の半導体装置が実装される。このように、複数の半導体装置を搭載する理由として、一つの半導体素子上に異なる機能を形成できないことが挙げられる。即ち、例えばメモリプロセスとロジックプロセスなどの半導体素子は、それぞれ半導体素子の製造工程が異なるため、各半導体素子を別々に製造して他の半導体基板に実装するという方法が、一般的に行われる。

[0013]

【発明が解決しようとする課題】

しかしながら、従来においては、複数の半導体装置が他の半導体装置の同一平面上に実装されるので、搭載される半導体装置が増加するにしたがって、高密度 実装された半導体装置の面積も増大するという問題があった。例えば、図25に 示すように、2つの半導体装置を他の半導体装置の同一平面上に実装した場合に は、搭載した半導体装置の2つ分の面積が必要となる。

# [0014]

従って、本発明の目的は、上記課題を解決するために案出されたもので、面積 を増大させることなく、機能の異なる半導体装置を混載することが可能な新規か つ改良された半導体装置及びその製造方法等を提供することにある。

#### [0015]

# 【課題を解決するための手段】

上記課題を解決するため、請求項1に記載の発明では、回路形成面に複数の電極を有する半導体素子と、少なくとも前記回路形成面に形成され、その一端が前記電極と接続される配線と、前記配線と接続された突起電極と、前記突起電極の表面を露出させて前記半導体素子の回路形成面を封止する樹脂封止と、前記樹脂から露出している前記突起電極上の表面にボール電極が形成される半導体装置であって、前記配線の一部は、さらに前記半導体素子の側面にも形成され、かつ、前記突起電極は、前記突起電極の側面が前記半導体素子の側面に形成された前記配線と略同一面上になるように形成されると共に、前記ボール電極の少なくとも一部は、前記半導体素子側面の前記配線と電気的に接続するように形成されており、及び、前記半導体素子側面の前記配線を露出させて樹脂封止されると共に、前記回路形成面の対向面は、前記半導体素子側面に形成された前記配線端面を含む全面が樹脂封止される、ことを特徴とする半導体装置が提供される。

#### [0016]

本項記載の発明では、半導体装置には、半導体素子の側面に配線の一部が形成され、かかる配線と略同一面上に突起電極が形成されると共に、半導体素子の裏面が樹脂封止されている。この結果、半導体素子の裏面に形成される樹脂(例えば厚さ50μm程度)を隔て、配線及び突起電極を電極端子としてはんだボールを介して他の半導体装置と電気的に接続して、複数の半導体装置を縦型に搭載することができる。このように、複数の半導体装置を縦型に高密度実装するための半導体装置を提供することができる。

#### [0017]

また、上記課題を解決するため、請求項2に記載の発明では、回路形成面に複数の電極を有する半導体素子と、少なくとも前記回路形成面に形成され、その一

端が前記電極と接続される配線と、前記配線と接続された突起電極と、前記突起電極の表面を露出させて前記半導体素子の回路形成面を封止する樹脂封止と、前記樹脂から露出している前記突起電極上の表面にボール電極が形成される半導体装置であって、前記配線の一部は、さらに前記半導体素子の側面にも形成され、かつ、前記突起電極は、前記突起電極の側面が前記半導体素子の側面に形成された前記配線と略同一面上になるように形成されると共に、前記ボール電極の少なくとも一部は、前記半導体素子側面の前記配線と電気的に接続するように形成されており、及び、前記半導体素子側面は、前記配線を露出させて樹脂封止されると共に、前記回路形成面の対向面は、前記半導体素子側面に形成された前記配線端面以外の面のみが樹脂封止される、ことを特徴とする半導体装置が提供される

#### [0018]

本項記載の発明では、半導体装置には、半導体素子の側面に配線の一部が形成され、かかる配線と略同一面上に突起電極が形成されると共に、半導体素子の裏面が樹脂封止されている。この結果、半導体素子の裏面に形成される樹脂(例えば厚さ50μm程度)を隔て、配線及び突起電極を電極端子としてはんだボールを介して他の半導体装置と電気的に接続して、複数の半導体装置を縦型に搭載することができる。このように、複数の半導体装置を縦型に高密度実装するための半導体装置を提供することができる。さらに、半導体装置の裏面では、半導体素子側面の配線端部に樹脂が形成されていないので、半導体装置を相互に接続する際に容易にはんだ接合することができる。この結果、半導体装置の剥離を防止することができる。

#### [0019]

また、上記課題を解決するため、請求項3に記載の発明では、所定の回路が形成された複数の半導体素子の領域を有する半導体ウェハにおいて、前記半導体素子の回路形成面の境界領域に所定深さの略凹部溝を形成する工程と、前記略凹部溝の側面及び前記回路形成面の所定領域に絶縁層を形成する工程と、前記略凹部溝内部の全表面を含む前記回路形成面の所定領域に配線を形成する工程と、前記配線が形成された略凹部溝内部を含む境界領域上に所定高さの突起電極を形成す

る工程と,前記突起電極の表面が露出するように,前記回路形成面を樹脂封止する工程と,前記半導体ウェハの前記回路形成面の対向面を研磨して,前記対向面から前記略凹部溝を露出させる工程と,前記露出した略凹部溝側面に形成される配線の端部を含む前記半導体ウェハの前記回路形成面の対向面を全面樹脂封止する工程と,前記突起電極上に,ボール電極を形成する工程と,前記半導体ウェハを前記露出した略凹部溝に沿って切断し,その側面に前記ボール電極,前記突起電極及び前記配線が露出する,複数の半導体装置を形成する工程と,前記分割された半導体装置を所定温度で熱処理して,前記突起電極上に形成されている前記ボール電極の一部を前記半導体素子側面の前記配線上に形成する工程と,を有することを特徴とする半導体装置の製造方法が提供される。

# [0020]

本項記載の発明では、半導体装置には、半導体素子の側面に配線の一部が形成され、かかる配線と略同一面上に突起電極が形成されると共に、半導体素子の裏面が樹脂封止した半導体装置を提供することができる。この結果、半導体素子の裏面に形成される樹脂(例えば厚さ50μm程度)を隔て、配線及び突起電極を電極端子としてはんだボールを介して他の半導体装置と電気的に接続して、複数の半導体装置を縦型に搭載することができる。このように、複数の半導体装置を縦型に高密度実装するための半導体装置を提供することができる。

#### [0021]

また、請求項4に記載の発明のように、前記半導体ウェハの前記回路形成面の対向面の全面を樹脂封止する工程と、前記突起電極上にボール電極を形成する工程との間には、さらに、前記対向面から、前記露出した略凹部溝内に形成された樹脂を除去する工程と、を有する如く構成すれば、半導体装置の裏面では、半導体素子側面の配線端部に樹脂が形成されていないので、半導体装置を相互に接続する際に容易にはんだ接合することができる。この結果、半導体装置の剥離を防止することができる。

#### [0022]

また、請求項5に記載の発明のように、前記対向面から、前記露出した略凹部 溝内に形成された樹脂を除去する工程は、レーザを使用して前記樹脂を除去する 工程である, である如く構成すれば, 露出した略凹部溝内の樹脂を容易に除去することができる。

# [0023]

また、上記課題を解決するため、請求項6に記載の発明では、複数のボール電極を有する第2の半導体装置上に、その回路形成面の対向面が接触面となるように前記請求項1あるいは請求項2に記載の半導体装置が搭載されており、前記請求項1あるいは請求項2に記載の半導体装置の突起電極及び前記半導体装置側面の配線は、前記ボール電極を介して前記第2の半導体装置の電極と接続されることを特徴とするスタック型半導体装置が提供される。

# [0024]

本項記載の発明では、請求項1あるいは請求項2に記載の半導体装置を縦型に搭載したスタック型半導体装置を提供することができる。かかるスタック型半導体装置では、半導体装置がその裏面からはんだボールにより接続され、その側面の配線と電気的に接続するので、基板の実装面積を減少させることができる。

#### [0025]

さらに、請求項7に記載の発明のように、前記第2の半導体装置上に搭載された前記請求項1あるいは請求項2に記載の半導体装置上には、さらに、1又は2以上の前記請求項1あるいは請求項2に記載の半導体装置が搭載されており、前記請求項1あるいは請求項2に記載の半導体装置の前記突起電極及び前記半導体装置側面の配線は、互いに、前記ボール電極を介して接続される、如く構成すれば、複数の請求項1あるいは請求項2に記載の半導体装置を縦型に搭載した、実装面積の小さいスタック型半導体装置を提供することができる。かかるスタック型半導体装置は、複数の半導体装置を一つ分の半導体装置の面積で搭載することができる。

# [0026]

また、上記課題を解決するため、請求項8に記載の発明では、他の半導体装置と電気的に接続するためのボール電極を有する第2の半導体装置上に、前記第2の半導体装置の前記ボール電極と前記請求項1あるいは請求項2に記載の半導体装置の側面に形成された再配線が略同一位置となるように、その回路形成面の対

向面を接触面として,前記請求項1あるいは請求項2に記載の半導体装置を積載する工程と,前記請求項1あるいは請求項2に記載の半導体装置を積載した第2の半導体装置を所定温度で熱処理して,前記請求項1あるいは請求項2に記載の半導体装置の前記突起電極及び前記半導体装置の側面に形成された配線を,前記ボール電極を介して,前記第2の半導体装置と接続する工程と,を有することを特徴とするスタック型半導体装置の製造方法が提供される。

# [0027]

本項記載の発明では、請求項6に記載のスタック型半導体装置を提供することができる。かかるスタック型半導体装置では、半導体装置がその裏面からはんだボールにより接続され、その側面の配線と電気的に接続するので、基板の実装面積を減少させることができる。

#### [0028]

また、上記課題を解決するため、請求項9に記載の発明では、他の半導体装置と電気的に接続するためのボール電極を有する第2の半導体装置上に、前記第2の半導体装置の前記ボール電極と前記請求項1あるいは請求項2に記載の半導体装置の側面に形成された再配線が略同一位置となるように、その回路形成面の対向面を接触面として、前記請求項1あるいは請求項2に記載の半導体装置を積載する工程と、前記第2の半導体装置上に積載された前記請求項1あるいは請求項2に記載の半導体装置上に、さらに、前記請求項1あるいは請求項2に記載の半導体装置の側面に形成された再配線が略同一位置となるように、その回路形成面の対向面を接触面として、1または2以上の前記請求項1あるいは請求項2に記載の半導体装置を順次積載する工程と、前記複数の請求項1あるいは請求項2に記載の半導体装置を耐変起電極及び前記半導体装置の側面に形成された配線を、ボール電極を介して、前記第2の半導体装置及び前記請求項1あるいは請求項2に記載の半導体装置を相互に接続する工程と、を有することを特徴とするスタック型半導体装置の製造方法が提供される。

# [0029]

本項記載の発明では,請求項7に記載のスタック型半導体装置を提供すること

ができる。かかるスタック型半導体装置では、半導体装置がその裏面からはんだボールにより接続され、その側面の配線と電気的に接続するので、基板の実装面積を減少させることができる。かかるスタック型半導体装置は、複数の半導体装置を一つ分の半導体装置の面積で搭載することができる。

[0030]

# 【発明の実施の形態】

以下,本発明の好適な実施の形態について,添付図面を参照しながら詳細に説明する。尚,以下の説明および添付図面において,同一の機能及び構成を有する構成要素については,同一符号を付することにより,重複説明を省略する。

[0031]

#### (第1の実施の形態)

以下,図1から図10を参照しながら,第1の実施の形態について説明する。 図1は,本実施形態にかかる半導体素子の構造を示す断面図である。図2は,本 実施形態にかかる半導体素子の構造を示す上面図である。

[0032]

図1及び図2に示すように、本実施形態にかかる半導体装置は、半導体素子101の回路形成面(図中上面)上に、例えばA1電極からなる電極パッド106が形成され、電極パッド106に電気的に接続するように例えばCu配線(以下、再配線という)104が形成される。さらにこのCu再配線104は、例えば約100μm高さのCuポスト(突起電極)102と電気的に接続される。半導体素子101の回路形成面は、Cuポスト102の表面が露出するように、樹脂105により封止されている。この露出したCuポスト102の表面には、例えばはんだボール103などの金属電極(ボール電極)が形成されている。一方、半導体素子101の回路形成面の対向面(裏面)には、側面に形成されたCu再配線104の端部を含む全面が樹脂封止されている。

[0033]

次いで、本実施形態にかかる半導体装置の電極端子部分について、図3及び図4に基づいて説明する。なお、図3は、本実施形態にかかる半導体装置の端子部分の詳細を示す拡大図である。図4は、本実施形態にかかる半導体装置の端子が

形成されない部分の詳細を示す拡大図である。

[0034]

電極端子が形成されている部分は、図3に示すように、半導体素子101の回路形成面及び側面に絶縁層110が形成され、この絶縁層110上には再配線104が形成される。さらに、半導体素子101の端部(側面)の再配線104上にはCuポスト102が形成され、Cuポスト102に至るまでの再配線104は、樹脂105で封止されている。また、半導体素子101の回路形成面の対向面(裏面)は、半導体素子101の側面に形成されたCu再配線104に至るまで樹脂105により封止されている。

[0035]

一方,電極端子が形成されていない部分は,図4に示すように,半導体素子101の回路形成面及び側面に絶縁層110が形成され,この絶縁層110上は樹脂105で封止されている。また,半導体素子101の回路形成面の対向面(裏面)の全面が樹脂105により封止されている。

[0036]

本実施形態においては、半導体素子101の側面に再配線104の一部が形成されると共に、半導体素子101の裏面は樹脂封止される。このように、電極端子部分を、半導体素子裏面の樹脂105 (例えば厚さ50μm程度)を隔てて他の半導体装置の電極と容易に接続することができる。この結果、複数の半導体装置を縦型に接続することができ、面積を増大させることなく高密度実装のスタック型半導体装置を実現することができる。

[0037]

次いで、図5に基づいて、本実施形態にかかる半導体装置の製造工程を説明する。図5は、本実施形態にかかる半導体装置の製造工程を示すフローチャートである。

[0038]

まず、図5(a)に示すように、回路が形成された半導体ウェハ101上に、電極パッド106及び酸化膜113を形成した後、電極パッド106上の酸化膜113を、所定のエッチング方法により除去する。さらに、半導体ウェハを切断

する境界領域として、例えば略数十μm深さの略凹部溝120を形成する。

[0039]

その後、図5(b)に示すように、電極パッド120及び略凹部溝120の底部以外の領域に、例えば数 $\mu$ m厚さの絶縁層110を形成する。なお、略凹部溝120は、その側面にのみ絶縁層110が形成される。また、絶縁層の材料として、例えばポリイミドなどの樹脂を使用することができる。

[0040]

さらに、図5 (c)に示すように金属膜112を半導体ウエハ全面に形成した後、図5 (d)に示すように、再配線104を形成する。この金属膜112及び再配線104は、略凹部溝120の内部表面全体にも形成される。

[0041]

次いで、図5(e)に示すように、略凹部溝120内を埋め込み、かつ略凹部溝の周囲の回路形成面の所定領域に形成されている再配線104と接続するように、Cuポスト102を形成する。その後、図5(f)に示すように、不要な金属膜112及び再配線104を除去する。

[0042]

次いで、図6(a)に示すように、半導体素子101の回路形成面を、少なくともCuポスト102の高さ以上となるように、樹脂105で封止する。次いで、図6(b)に示すように、半導体素子101の回路形成面に形成した樹脂105を研削して、Cuポスト102の表面を露出させる。

[0043]

さらに、図6(c)に示すように、半導体ウェハの回路形成面の対向面(裏面)を研削して、略凹部溝120を露出させる。次いで、図6(d)に示すように、半導体ウェハ裏面を全面樹脂封止する。

[0044]

さらに、図6(e)に示すように、半導体ウェハの回路形成面で露出している Cuポスト102上に、はんだボール103を形成する。ここまでの工程は、複数の半導体素子101が形成されているウエハの状態で処理されている。

[0045]

さらに、図6(f)に示すように、半導体ウェハ101をダイシングにより切断し、個々の半導体装置に分割(個片化)する。この個片化工程で使用する切断刃108は、略凹部溝120の形成工程で使用した切断刃よりも細い切断刃が使用される。これは、略凹部溝120の側面に形成された再配線104を切り落とさないようにするためである。なお、電極端子を形成していない部分(図示せず)では、その側面にも樹脂105が形成されている。

# [0046]

なお,図7(a)では,図6(f)で個片化された半導体装置の拡大図を示している。この図は,図6(f)と内容が同一であるので,説明を省略する。

# [0047]

次いで、図7(b)に示すように、個片化された半導体装置は、それぞれ隣接する半導体装置との隙間を大きく開ける。通常では、個片化された半導体装置は、テープ上にマウントされているので、かかるテープを引っ張る(エキスバンドする)ことにより半導体装置の間隔を開けることができる。

#### [0048]

さらに、図7(c)に示すように、個片化された半導体装置は、リフロー炉により、例えば約230℃の温度でリフロー処理をおこなう。このリフロー処理は、Cuポスト102上に形成されているはんだボール103を軟化させ、半導体装置側面に形成されたCu再配線104にも電気的に接続するように形成するためにおこなわれる。

#### [0049]

このように、本実施形態においては、半導体装置には、半導体素子の側面に配線の一部が形成され、かかる配線と略同一面上に突起電極が形成されると共に、半導体素子の裏面が樹脂封止した半導体装置を提供することができる。この結果、半導体素子の裏面に形成される樹脂(例えば厚さ50μm程度)を隔て、配線及び突起電極を電極端子としてはんだボールを介して他の半導体装置と電気的に接続して、複数の半導体装置を縦型に搭載することができる。このように、複数の半導体装置を縦型に高密度実装するための半導体装置を提供することができる。

# [0050]

次に、上記半導体装置を使用して作製したスタック型半導体装置を、図8、図9及び図10に基づいて説明する。なお、図8は、本実施形態にかかるスタック型半導体装置の構造を示す断面図である。図9は、本実施形態にかかるスタック型半導体装置の構造を示す断面拡大図である。図10は、スタック型半導体装置の製造方法を説明するための説明図である。

# [0051]

なお,本実施形態においては,本実施形態にかかる半導体装置を電気的に接続するための電極が回路形成面に形成されている従来の他の半導体装置上に,本実施形態にかかる半導体装置を搭載するものとして説明する。

#### [0052]

図8及び図9に示すように、従来の他の半導体装置は、例えば略350 $\mu$ m高さの半導体素子201上に、例えば略100 $\mu$ m高さのCuポスト202、樹脂205、例えば略300 $\mu$ m高さのはんだボール203が形成されている。

# [0053]

また、従来の他の半導体装置のボール電極203上には、本実施形態にかかる 半導体装置の側面に形成されたCu再配線104及びCuポスト103が略同一 位置となるように、その裏面を接触面として、本実施形態にかかる半導体装置が 搭載されており、はんだボール103を介して他の従来の半導体装置の電極と電 気的に接続されている。

#### [0054]

本実施形態にかかる半導体装置は、裏面が樹脂封止されているので、他の従来の半導体装置と短絡することなく搭載することができる。また、本実施形態にかかる半導体装置は、その側面にCu再配線104及びCuポスト102が形成されているので、はんだボール103を介して容易に他の従来の半導体装置の電極と電気的に接続することができる。

#### [0055]

図10に示すように,他の従来の半導体装置201は,半導体ウェハ上に分割 されずに形成されている。かかる他の従来の半導体装置201のボール電極20 3上に、本実施形態にかかる半導体装置の側面に形成されたC u 再配線104及びC u ポスト103が、略同一位置となるように、その裏面を接触面として、本実施形態にかかる半導体装置を搭載する。

# [0056]

なお、このとき搭載する本実施形態にかかる半導体装置は、回路形成面の樹脂を研磨して、Cuポスト102を露出させた後のはんだボール103の搭載時である。

#### [0057]

その後、リフロー炉により、例えば約230℃の温度でリフロー処理をおこなう。このリフロー処理は、Cuポスト202上に形成されているはんだボール203を軟化させ、本実施形態にかかる半導体装置側面に形成されたCu再配線104と電気的に接続するように形成するためにおこなわれる。

# [0058]

さらに、本実施形態にかかる半導体装置を搭載した他の従来の半導体装置を有する半導体ウェハは、切断されて個片化され、複数のスタック型半導体装置が形成される。

#### [0059]

以上のように、本実施形態においては、かかるスタック型半導体装置では、半 導体装置がその裏面からはんだボールにより接続され、その側面の配線と電気的 に接続するので、基板の実装面積を減少させることができる。

#### [0060]

#### (第2の実施の形態)

本実施形態にかかる半導体装置は、第1の実施の形態と異なり、回路形成面の 対向面おいて、半導体素子側面に形成されたCu再配線の端部は樹脂封止されない。以下、本実施形態にかかる半導体装置を、図11から図16に基づいて説明 する。

#### [0061]

図11及び図12に示すように、本実施形態にかかる半導体装置は、半導体素子301上に、例えばA1電極からなる電極パッド306が形成され、電極パッ

ド306に電気的に接続するように例えばCu再配線304が形成される。さらにこのCu再配線304は、例えば約100μm高さのCuポスト302と電気的に接続される。半導体素子301の回路形成面は、Cuポスト302の表面が露出するように、樹脂305により封止されている。この露出したCuポスト302の表面には、はんだボール303などの金属電極(ボール電極)が形成されている。一方、半導体素子301の回路形成面の対向面(裏面)には、側面に形成されたCu再配線の端部以外の部分が、樹脂封止されている。

[0062]

本実施形態にかかる半導体素装置は、この半導体素子301の側面のCu再配線の端部が樹脂封止されない点で、第1の実施の形態と異なる。

[0063]

次いで、本実施形態にかかる半導体装置の端子部分について、図13及び図14に基づいて説明する。図13は、本実施形態にかかる半導体装置の端子部分の詳細を示す拡大図である。図14は、本実施形態にかかる半導体装置の端子が形成されない部分の詳細を示す拡大図である。

[0064]

図13に示すように、絶縁半導体素子301の回路形成面及び側面に層310が形成され、この絶縁層310上には再配線304が形成される。さらに、半導体素子301の端部(側面)の再配線304上にはCuポスト302が形成され、Cuポスト302に至るまでの再配線304は、樹脂305で封止されている。また、半導体素子301の回路形成面の対向面(裏面)は、半導体素子301の側面に形成されたCu再配線304の端部以外の領域が樹脂305で封止されている。

[0065]

一方,電極端子が形成されていない部分は,図14に示すように,半導体素子301の回路形成面及び側面に絶縁層310が形成され,この絶縁層310上は樹脂305で封止されている。また,半導体素子301の回路形成面の対向面(裏面)の全面が樹脂305により封止されている。

[0066]

本実施形態においては、半導体素子の裏面では、その側面に形成されたCu再配線の端部には樹脂が形成されないので、はんだの接合が容易になる。この結果 、他の半導体装置上に実装した場合に、半導体装置の剥離を防止することができる。

[0067]

次いで、図15に基づいて、本実施形態にかかる半導体装置の製造工程を説明する。図15は、本実施形態にかかる半導体装置の製造工程を示すフローチャートである。なお、本実施形態にかかる半導体装置の製造方法において、樹脂封止前の工程は第1の実施の形態にかかる図5と同様であるので、その説明は省略する。

[0068]

まず、図15(a)に示すように、半導体素子301の回路形成面を、少なくともCuポスト302の高さ以上となるように、樹脂305で封止する。次いで、図15(b)に示すように、半導体素子301の回路形成面に形成した樹脂305を研削して、Cuポスト302の表面を露出させる。

[0069]

さらに、図15(c)に示すように、半導体ウェハの回路形成面の対向面(裏面)を研削して、略凹部溝320を露出させる。その後、図15(d)に示すように、半導体ウェハ裏面を全面樹脂封止する。

[0070]

次いで、図15(e)に示すように、例えばレーザを使用して、対向面に露出した略凹部溝内に形成されている樹脂を除去する。本実施形態においては、第1の実施の形態と異なり、半導体素子の裏面に露出する略凹部溝内の樹脂を除去するので、半導体装置の側面の再配線の端部には、樹脂が形成されない。

[0071]

さらに、図15(f)に示すように、半導体ウェハの回路形成面で露出しているCuポスト302上に、はんだボール303を形成する。ここまでの工程は、複数の半導体素子301が形成されているウエハの状態で処理されている。

[0072]

さらに、図15(g)に示すように、半導体ウェハ301をダイシングにより 切断し、個々の半導体装置に分割(個片化)する。この個片化工程で使用する切 断刃308は、略凹部溝320の形成工程で使用した切断刃よりも細い切断刃が 使用される。これは、略凹部溝320の側面に形成された再配線304を切り落 とさないようにするためである。なお、電極端子を形成していない部分(図示せ ず)では、その側面に樹脂305が形成されている。

#### [0073]

なお、図16(a)では、図15(g)で個片化された半導体装置の拡大図を示している。この図は、図15(g)と内容が同一であるので、説明を省略する

#### [0074]

次いで、図16(b)に示すように、個片化された半導体装置は、それぞれ隣接する半導体装置との隙間を大きく開ける。通常では、個片化された半導体装置は、テープ上にマウントされているので、かかるテープを引っ張る(エキスバンドする)ことにより半導体装置の間隔を開けることができる。

#### [0075]

さらに、図16(c)に示すように、個片化された半導体装置は、リフロー炉により、例えば約230℃の温度でリフロー処理をおこなう。このリフロー処理は、Cuポスト302上に形成されているはんだボール303を軟化させ、半導体装置側面に形成されたCu再配線304にも電気的に接続するように形成するためにおこなわれる。

#### [0076]

このように、本実施形態においては、半導体装置には、半導体素子の側面に配線の一部が形成され、かかる配線と略同一面上に突起電極が形成されると共に、半導体素子の裏面が樹脂封止した半導体装置を提供することができる。この結果、半導体素子の裏面に形成される樹脂(例えば厚さ50μm程度)を隔て、配線及び突起電極を電極端子としてはんだボールを介して他の半導体装置と電気的に接続して、複数の半導体装置を縦型に搭載することができる。このように、複数の半導体装置を縦型に高密度実装するための半導体装置を提供することができる

。さらに、半導体装置の裏面では、半導体素子側面の配線端部に樹脂が形成されていないので、半導体装置を相互に接続する際に容易にはんだ接合することができる。この結果、半導体装置の剥離を防止することができる。

# [0077]

次に、上記半導体装置を使用して作製したスタック型半導体装置を、図17及び図18に基づいて説明する。なお、図17は、本実施形態にかかるスタック型半導体装置の構造を示す断面図である。図18は、本実施形態にかかるスタック型半導体装置の構造を示す断面拡大図である。

【0078】 図17及び図18に示すように、従来の他の半導体装置は、例えば略 $350\mu$ m高さの半導体素子401上に、例えば略 $100\mu$ m高さの Cuポスト402、樹脂405、例えば略 $300\mu$ m高さのはんだボール403が形成されている。

# [0079]

また、この従来の他の半導体装置のボール電極403上には、本実施形態にかかる半導体装置の側面に形成されたCu再配線304及びCuポスト303が略同一位置となるように、その裏面を接触面として、本実施形態にかかる半導体装置が搭載されており、はんだボール303を介して他の従来の半導体装置の電極と電気的に接続されている。

#### [0080]

本実施形態にかかる半導体装置は、裏面が樹脂封止されているので、他の従来の半導体装置と短絡することなく搭載することができる。また、本実施形態にかかる半導体装置は、その側面にCu再配線304及びCuポスト302が形成されているので、はんだボール303を介して容易に他の従来の半導体装置の電極と電気的に接続することができる。

# [0081]

以上のように、本実施形態においては、かかるスタック型半導体装置では、半 導体装置がその裏面からはんだボールにより接続され、その側面の配線と電気的 に接続するので、基板の実装面積を減少させることができる。さらに、半導体装 置の裏面では、半導体素子側面の配線端部に樹脂が形成されていないので、容易 にはんだ接合することができるので、半導体装置の剥離を防止することができる

#### [0082]

(第3の実施の形態) 次に、図19に基づいて、本実施形態にかかるスタック型半導体装置を説明する。図19は、本実施形態にかかるスタック型半導体装置の断面図である。本実施形態にかかるスタック型半導体装置は、他の従来の半導体装置上に、複数の第1の実施の形態にかかる半導体装置を搭載したものである

# [0083]

また、この従来の他の半導体装置のボール電極203上には、第1の実施の形態にかかる半導体装置の側面に形成されたCu再配線104及びCuポスト103が略同一位置となるように、その裏面を接触面として、本実施形態にかかる半導体装置が搭載されており、はんだボール103を介して他の従来の半導体装置の電極と電気的に接続されている。

#### [0084]

第1の実施の形態にかかる半導体装置は、裏面が樹脂封止されているので、他の従来の半導体装置と短絡することなく搭載することができる。また、第1の実施の形態にかかる半導体装置は、その側面にCu再配線104及びCuポスト102が形成されているので、はんだボール103を介して容易に他の従来の半導体装置の電極と電気的に接続することができる。

#### [0085]

さらに、本実施形態においては、第1の実施の形態にかかる半導体装置上には 、突起電極及び半導体装置側面の配線が相互に略同一位置となるように、第1の 実施の形態にかかる半導体装置が搭載され、ボール電極を介して電気的に接続さ れている。

#### [0086]

以上のように、本実施形態では、一つ分の半導体装置の面積で複数の半導体装置を搭載したスタック型半導体装置を提供することができる。このように、従来 と比較して、スタック型半導体装置の基板実装の面積を著しく低減することがで きる。

# [0087]

(第4の実施の形態) 次に、図20に基づいて、本実施形態にかかるスタック型半導体装置を説明する。図20は、本実施形態にかかるスタック型半導体装置の断面図である。本実施形態にかかるスタック型半導体装置は、他の従来の半導体装置上に、複数の第2の実施の形態にかかる半導体装置を搭載したものである

# [0088]

また、この従来の他の半導体装置のボール電極403上には、第2の実施の形態にかかる半導体装置の側面に形成されたCu再配線304及びCuポスト303が略同一位置となるように、その裏面を接触面として、第2の実施の形態にかかる半導体装置が搭載されており、はんだボール303を介して他の従来の半導体装置の電極と電気的に接続されている。

# [0089]

第2の実施の形態にかかる半導体装置は、裏面が樹脂封止されているので、他の従来の半導体装置と短絡することなく搭載することができる。また、本実施形態にかかる半導体装置は、その側面にCu再配線304及びCuポスト302が形成されているので、はんだボール303を介して容易に他の従来の半導体装置の電極と電気的に接続することができる。

# [0090]

さらに、本実施形態においては、第2の実施の形態にかかる半導体装置上には 、突起電極及び半導体装置側面の配線が相互に略同一位置となるように、第2の 実施の形態にかかる半導体装置が搭載され、ボール電極を介して電気的に接続さ れている。

#### [0091]

以上のように、本実施形態では、複数の半導体装置を一つ分の半導体装置の面積で搭載したスタック型半導体装置を提供することができる。このように、従来と比較して、スタック型半導体装置の基板実装の面積を著しく低減することができる。さらに、さらに、半導体装置の裏面では、半導体素子側面の配線端部に樹

脂が形成されていないので、容易にはんだ接合することができるので、半導体装置の剥離を防止することができる。

[0092]

以上、本発明に係る好適な実施の形態について説明したが、本発明はかかる構成に限定されない。当業者であれば、特許請求の範囲に記載された技術思想の範囲内において、各種の修正例および変更例を想定し得るものであり、それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。

[0093]

例えば上記実施形態においては、Cu再配線及びCuポスト(突起電極)を使用した構成を例に挙げて説明したが、他の材質の再配線及び突起電極を使用しても実施することができる。

[0094]

また,上記実施形態においては,切断刃を使用して半導体素子上に略凹部溝を 形成する構成を例に挙げて説明したが,他の方法で略凹部溝を形成しても良い。

[0095]

また、上記実施形態においては、第1の実施の形態にかかる半導体装置を複数 搭載したスタック型半導体装置、あるいは第2の実施の形態にかかる半導体装置 を複数搭載したスタック型半導体装置を例に挙げて説明したが、第1の実施の形 態にかかる半導体装置と第2の実施の形態にかかる半導体装置を混載して、スタック型半導体装置を作製してもよい。

[0096]

【発明の効果】

半導体装置には、半導体素子の側面に配線の一部が形成され、かかる配線と略同一面上に突起電極が形成されると共に、半導体素子の裏面が樹脂封止されているので、半導体素子の裏面に形成される樹脂を隔て、配線及び突起電極を電極端子としてはんだボールを介して他の半導体装置と電気的に接続して、複数の半導体装置を縦型に搭載することができる。このように、複数の半導体装置を縦型に高密度実装するための半導体装置を提供することができる。

【図面の簡単な説明】

【図1】

第1の実施の形態にかかる半導体素子の構造を示す断面図である。

【図2】

第1の実施の形態にかかる半導体素子の構造を示す上面図である。

【図3】

第1の実施の形態にかかる半導体素子の端子部分の詳細を示す拡大図である。

【図4】

第1の実施の形態にかかる半導体素子の端子が形成されない部分の詳細を示す 拡大図である。

【図5】

第1の実施の形態にかかる半導体素子の製造工程を示すフローチャートである

【図6】

第1の実施の形態にかかる半導体素子の製造工程を示すフローチャートである

【図7】

第1の実施の形態にかかる半導体素子の製造工程を示すフローチャートである

【図8】

第1の実施の形態にかかるスタック型半導体装置の構造を示す断面図である 【図9】

第1の実施の形態にかかるスタック型半導体装置の構造を示す断面拡大図である。

【図10】

第1の実施の形態にかかるスタック型半導体装置の製造方法を示す説明図である。

【図11】

第2の実施の形態にかかる半導体素子の構造を示す断面図である。

【図12】

第2の実施の形態にかかる半導体素子の構造を示す上面図である。

【図13】

第2の実施の形態にかかる半導体素子の端子部分の詳細を示す拡大図である。

【図14】

第2の実施の形態にかかる半導体素子の端子が形成されない部分の詳細を示す 拡大図である。

【図15】

第2の実施の形態にかかる半導体素子の製造工程を示すフローチャートである

【図16】

第2の実施の形態にかかる半導体素子の製造工程を示すフローチャートである

【図17】

第2の実施の形態にかかるスタック型半導体装置の構造を示す断面図である

【図18】

第2の実施の形態にかかるスタック型半導体装置の構造を示す断面拡大図である。

【図19】

第3の実施の形態にかかるスタック型半導体装置の断面図である。

【図20】

第4の実施の形態にかかるスタック型半導体装置の断面図である。

【図21】

従来の半導体装置の構造を示す断面図である

【図22】

従来の半導体装置の構造を示す上面図である。

【図23】

従来の半導体装置の製造方法を説明するための工程断面図である

【図24】

従来の半導体装置の製造方法を説明するための工程断面図である。

# 特2000-274813

# 【図25】

従来の複数の半導体素子を搭載した半導体装置の構成を示す説明図である。


# 【符号の説明】

- 101 半導体素子
- 102 Cuポスト
- 103 はんだボール
- 104 再配線
- 105 樹脂
- 106 電極パッド
- 108 切断刃
- 110 絶縁層
- 112 金属膜
- 120 略凹部溝


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】



【図25】



【書類名】 要約書

【要約】

【課題】 半導体装置の面積を増大させることなく、機能の異なる半導体素子 を混載することが可能な半導体素子及びその製造方法等を提供する。

【解決手段】 配線104の一部は、半導体素子101の側面にも形成され、かつ、突起電極102は、その側面が半導体素子101の側面に形成された配線104と略同一面上になるように形成されると共に、ボール電極103の少なくとも一部は、半導体素子側面の配線104と電気的に接続するように形成されており、及び、半導体素子側面は、配線104を露出させて樹脂封止されると共に、回路形成面の対向面は樹脂封止される。

【選択図】 図1

## 出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社